180 lines
13 KiB
Markdown
180 lines
13 KiB
Markdown
# 细说 LVDS
|
||
|
||
## 1.名词解释
|
||
|
||
LVDS（Low-Voltage Differential Signaling ,低电压差分信号）是美国国家半导体（National Semiconductor, NS，现TI）于1994年提出的一种信号传输模式的电平标准，它采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等优点，已经被广泛应用于串行高速数据通讯场合当，如高速背板、电缆和板到板数据传输与时钟分配，以及单个PCB内的通信链路。
|
||
|
||
## 2.技术标准
|
||
|
||
VDS 技术规范有两个标准，即 TIA（电讯工业联盟）/EIA（电子工业联盟）的 ANSI/TIA/EIA-644 标准（LVDS 接口也因此称为 RS-644 接口）与 IEEE 1596.3 标准。
|
||
|
||
## 3.技术原理
|
||
|
||
通常一个简单的点到点（point to point）LVDS 电路结构如下图所示：
|
||
|
||
|
||
|
||
其基本优势是结构简单，功耗低，速度快，抗干扰能力强，能够传输 5-10m。但是这一切又都是如何实现的呢？接下来就简要介绍一下技术上的细节。
|
||
|
||
### 3.1.物理层技术
|
||
|
||
LVDS 电平标准采用一对（两根）差分信号线传输数据。
|
||
|
||
通过驱动 3.5mA 的稳定电流电源，可在 100Ω 終端时，以 350mV 这样非常低振幅的差动信号来高速传送数据。其数据传输速度在规格内限定最大为 655Mbit/s。但这并不是极限值。通过各半导体厂商独有的加工，可以完成 3Gbit/s 左右的高速传输速度。
|
||
|
||
|
||
|
||
LVDS 的差动信号波形的具体示例请见下图。
|
||
|
||
|
||
|
||
将两根差动信号——正电极信号（A+）和负电极信号（B−），以 1.2V 的共同电压（Voc）为中心，使 2 个信号间以 350mV 的电位差摆动。然后，用探针测定示波器的差动，会得到上这样的信号波形。这就是两个信号的振幅差（（A+）−（B−））。以差动探针测定，就能得到振幅差的计算结果。但是这样的信号波形并不是物理存在的。
|
||
|
||
### 3.2.LVDS收发器
|
||
|
||
LVDS 的发送器与接收器的基本结构如下图所示。它使用两根线（即差分信号线）来传输一个信号，并且使用恒流源（Current Source）驱动，即电流驱动型（而 TTL、CMOS 之类电平标准为电压驱动型）。
|
||
|
||
|
||
|
||
其中，驱动器（Driver）中的场效应管（不一定是场效应管，因为 LVDS 技术规范主要侧重于 LVDS 接口的电气、互连与线路端接，对于生产工艺、传输介质及供电电压无明确要求，也就是说，可以采用 CMOS、GaAs 或其它工艺实现，能抓到老鼠的黑猫白猫都是好猫）组成一个全桥开关电路，用来控制 3.5mA 恒流源的电流流动方向，接收器（Receiver）的同相与反相端之间并联了一个 100Ω 的端接电阻，这样电流经过电阻即可产生电压，再经过接收器判断就形成了高低电平。
|
||
|
||
当 Q2、Q3 导通而 Q1、Q4 截止时，恒流源电流经 Q3 流向接收器，并向下穿过 100Ω 端接电阻再返回至驱动端，最后经 Q2 到地（GND），3.5mA 的电流在 100Ω 电阻上产生 350mV 的压降，此时同相端电压高于反相端电压，输出为高电平“H”，如下图所示：
|
||
|
||
|
||
|
||
而当 Q2、Q3 截止而 Q1、Q4 导通时，恒流源电流经 Q1 向右流向接收器，并向上穿过 100Ω 端接电阻再返回至驱动端，最后经 Q4 到地（GND），3.5mA 的电流在 100Ω 电阻上也产生 350mV 的压降，但此时同相端电压低于反相端电压，输出为高电平“L”，如下图所示：
|
||
|
||
|
||
|
||
从 LVDS 结构原理可以看出，一对差分信号线只能够进行一个方向的数据传输，即单工通信（也称为点对点传输，point-to-point），但是我们常见的 USB 接口也只是使用一对差分信号线，为什么却可以双向传输呢？原因很简单，它是使用两对驱动器与接收器组合而成的，如下图所示：
|
||
|
||
|
||
|
||
这是一种半双工（half duplex）的配置结构，也就是说，在任意时刻差分信号线仍然只能是往一个方向传输数据，但可以分时进行双向数据传输，当驱动器1 向接收器1 发送数据时，驱动器2 与接收器2 相当于无效的，反之亦然。
|
||
|
||
### 3.3.技术优势分析
|
||
|
||
#### 3.3.1.差分信号
|
||
|
||
差分信号有别于单端信号一根信号线传输信号然后参考 GND 作为高(H)、低（L）逻辑电平的参考并作为镜像流量路径的做法，差分传输在两根传输线上都传输信号，这两个信号的振幅相等，相位相差 180 度，极性相反，互为耦合。
|
||
|
||
|
||
|
||
#### 3.3.2.差分信号的优点
|
||
|
||
差分信号的第一个好处是，因为你在控制「基准」电压，所以能够很容易地识别小信号。在一个参考地做「0V」基准的单端信号传输系统里，测量信号的精确值依赖系统内「0V」的一致性。信号源和信号接收器距离越远，他们局部地的电压值之间有差异的可能性就越大。从差分信号恢复的信号值在很大程度上与「地」的精确值无关，而在某一范围内便可。
|
||
|
||
差分信号的第二个主要好处是，它对外部电磁干扰（EMI）是高度免疫的。一个干扰源几乎相同程度地影响差分信号对的每一端。既然电压差异决定信号值，这样将忽视在两个导体上出现的任何同样干扰。除了对干扰不大灵敏外，差分信号比单端信号生成的 EMI 还要少。
|
||
|
||
差分信号提供的第三个好处是，在一个单电源系统，能够从容精确地处理「双极信号」。为了处理单端，单电源系统的双极信号，我们必须在地和电源干线之间某任意电压处（通常是中点）建立一个虚地。用高于虚地的电压来表示正极信号，低于虚地的电压来表示负极信号。接下来，必须把虚地正确地分布到整个系统里。而对于差分信号，不需要这样一个虚地，这就使我们处理和传播双极信号有一个高真度，而无须依赖虚地的稳定性。
|
||
|
||
#### 3.3.3.低压的优势
|
||
|
||
随着集成电路的发展和对更高数据速率的要求，低压供电成为急需。降低供电电压不仅减少了高密度集成电路的功率消耗，而且减少了芯片内部的散热，有助于提高集成度。LVDS 减少供电电压和逻辑电压摆幅，降低了功耗。
|
||
|
||
## 4.技术扩展
|
||
|
||
### 4.1.LVDS 的传输距离
|
||
|
||
LVDS 传输距离均受两个主要因素的影响：传输介质和数据速率。关于给定传输距离是否切合实际的标准决定于接收节点观察到多大的抖动。这与应用环境有关；有些应用环境需要 5% 或更低的抖动，有些则容许高达 20% 的抖动。
|
||
|
||
PCB 走线通常允许大约几十厘米的传输距离，双绞线电缆用于 LVDS 时允许大约几米的传输距离不同规格的 PCB 构造或电缆类型会对信号造成不同影响，进而影响最大传输距离。更高的数据速率会极大地限制传输距离； 1 Gbps 下的 LVDS 或许只能通过 1 米的优质电缆进行传输（可能还需要额外的信号调理），但是在 100 Mbps 条件下传输距离可能达到 10 米 （具体取决于电缆类型）。下图提供了部分应用环境下典型的 LVDS 和 M-LVDS 数据速率及电缆长度组合指示。
|
||
|
||
|
||
|
||
### 4.2.端接和 PCB 布局
|
||
|
||
无论是使用电缆还是 PCB 走线，都应该结合传输线路理论对高速通信链路进行考虑。 LVDS 高数据速率需要快速上升时间，这意味着，随着信号从驱动器一直传播到总线端部，阻抗不连续和通信链路的端部会显著影响传输信号。为避免信号降级，需要沿着通信介质控制阻抗，并保证合适的端接。
|
||
|
||
端接电阻应该与通信介质的阻抗匹配；对于 LVDS，这通常为 100Ω。对于简单的点到点链路，只需要端接距离驱动器最远的总线端部，如下图所示。对于多分支总线，如果驱动器在总线的一端，则可采用相同的端接方法。否则需要端接总线的两端。
|
||
|
||
|
||
|
||
### 4.3.M-LVDS
|
||
|
||
面向多点低电压差分信号（M-LVDS）的标准 TIA/EIA-899 将 LVDS 延伸到用于解决多点应用中的问题。相对于 TIA/EIA-485 (RS-485) 或控制器局域网（CAN），M-LVDS 能够以更低的功耗实现更高速度的通信链路。M-LVDS 往往允许几十米的传输距离。
|
||
|
||
M-LVDS 相对于 LVDS 的额外特性包括：
|
||
|
||
* 驱动器输出强度更高
|
||
* 跃迁时间可控
|
||
* 共模范围更广
|
||
* 面向总线空闲条件提供故障安全接收器选项
|
||
|
||
### 4.4.其他差分技术
|
||
|
||
下图列举了几种常用通信协议的速率和通信距离对比：
|
||
|
||
|
||
|
||
## 5.接口电路
|
||
|
||
在液晶显示器中，LVDS 接口电路包括两部分，即驱动板侧的 LVDS 输出驱动电路（LVDS 发送器），和液晶面板侧的 LVDS 输入接口电路（LVDS 接收器）。LVDS 发送器将驱动板主控芯片输出的 TTL 电平并行 RGB 数据信号和控制信号转换为低压串行 LVDS 信号，然后通过驱动板与液晶板之间的柔性电缆（排线）将信号传送到液晶面板侧的 LVDS 接收器，LVDS 接收器再将串行信号转换为 TTL 电平的并行信号，送往液晶面板侧的 LVDS 接收器，LVDS 接收器再将串行信号转换为 TTL 电平的并行信号，送往液晶屏时序控制与行列驱动电路。下图为 LVDS 接口电路的组成示意图。
|
||
|
||
|
||
|
||
在数据传输过程中，还必须有时钟信号的参与，LVDS 接口无论传输数据还是传输时钟都采用差分信号对的形式进行传输，所谓信号对，只是 LVDS 接口电路中，每一个数据传输通道或时钟传输通道的输出都为两个信号（正输出端和负输出端），需要说明的是，不同的液晶显示器，其驱动板上的 LVDS 发送器不尽相同，有些 LVDS 发送器为一片或两片独立的芯片（如果 DS90C383）,有些则集成在主控芯片中。
|
||
|
||
### 5.1.LVDS 输出接口电路类型
|
||
|
||
与TTL输出接口相同，LVDS输出接口也分为一下四个类型：
|
||
|
||
1. 单路6位LVDS输出接口
|
||
2. 双路6位LVDS输出接口
|
||
3. 单路8位1TL输出接口
|
||
4. 双路8位1TL输出接口
|
||
|
||
#### 5.1.1.单路 6 位 LVDS 输出接口
|
||
|
||
这种接口电路中，采用单路方式传输，每个基色（即 RGB 三色中的其中任意一种颜色）信号采用 6 位数据（XOUT0+、XOUT0-、XOUT1+、XOUT1-、XOUT2+、XOUT2-），一共 18 位 RGB（6bit * 3(RGB)数据，因此也称 18 位或者 18bit LVDS 接口。
|
||
|
||
|
||
|
||
#### 5.1.2.双路 6 位 LVDS 输出接口
|
||
|
||
这种接口电路中，采用双路方式传输，每个基色信号采用6位数据，其中奇路数据为 18 位，偶路数据为 18 位，共 36 位数据，因此，也称 36 位或 36bit LVDS 接口。
|
||
|
||
|
||
|
||
#### 5.1.3.单路 8 位 LVDS 输出接口
|
||
|
||
这种接口电路，采用单路方式传输，名基色信号采用 8 位数据（XOUT0+，XOUT0-，XOUT1+，XOUT1-，XOUT2+，XOUT2-，XOUT3+，XOUT3-）共 24 位 RGB 数据（8bit*3），因此，也称 24 位或 24bit LVDS 接口。
|
||
|
||
|
||
|
||
另一种单路 8 位 LVDS 输出接口如下：
|
||
|
||
|
||
|
||
#### 5.1.4.双路 8 位 LVDS 输出接口
|
||
|
||
这种接口电路中，采用双路方式传输，每个基色信号采用 8 位数据，其中奇路数据为 24 位，偶路数据为 24 位，共 48 位 RGB 数据，因此，也称作 48 位或 48bit LVDS 接口。
|
||
|
||
|
||
|
||
## 6.数据格式
|
||
|
||
LVDS 接口电路中，将像素的并行数据转换为串行数据的格式主要有两种标准：VESA 和 JEIDA。
|
||
|
||
VSEA 标准如下图所示：
|
||
|
||
|
||
|
||
JEIDA 标准是由日本电子行业开发协会(JAPANELECTRONIC INDUSTRY DEVELOPMENT ASSOCIATION)制定的标准，其格式如下：
|
||
|
||
|
||
|
||
对于 JEIDA格式，需要注意的是，如果像素为 6bit RGB，则每个通道只需要最上面的 3 对数据线，其中的 R9…R4, G9…G4, B9…B4 对应实际的 R5…R0, G5…G0, B5…B0；同样，如果像素是 8 bit RGB，则每个通道只需要靠上面的 4 对数据线，其中的 R9…R2, G9…G2, B9…B2 对应实际的 R7…R0, G7…G0, B7…B0。
|
||
|
||
另外，COLOR MAPPING 也可以采用自定义格式，只要 LVDS 发送端和接受端采用相同的映射顺序，就可以显示正确的色彩。
|
||
|
||
## 7.小结
|
||
|
||
LVDS的优势包括：
|
||
|
||
1. 通信速度高达 1 Gbps或以上
|
||
2. 电磁辐射更低
|
||
3. 抗扰度更高
|
||
4. 低功耗工作
|
||
5. 共模范围允许高达 ±1V 的接地失调差额
|